CY7C1565KV18-500BZXC

CY7C1565KV18-500BZXC 1.8-V सिंक्रोनस पाइपलाइन SRAM है, जो QDR II+ आर्किटेक्चर से लैस है। QDR II आर्किटेक्चर के समान, QDR II + आर्किटेक्चर में दो अलग-अलग पोर्ट होते हैं: मेमोरी एरे तक पहुंचने के लिए रीड पोर्ट और राइट पोर्ट। पोर्ट सेलेक्ट के साथ गहराई का विस्तार पूरा होता है, जो प्रत्येक पोर्ट को स्वतंत्र रूप से संचालित करने में सक्षम बनाता है।

रीड पोर्ट में रीड ऑपरेशंस को सपोर्ट करने के लिए डेडिकेटेड डेटा आउटपुट होता है और राइट पोर्ट में राइट ऑपरेशंस को सपोर्ट करने के लिए डेडिकेटेड डेटा इनपुट होता है। QDR II+ आर्किटेक्चर में अलग-अलग डेटा इनपुट और डेटा आउटपुट हैं, जो सामान्य I/O उपकरणों के साथ मौजूद डेटा बस को "टर्नअराउंड" करने की आवश्यकता को पूरी तरह से समाप्त कर देते हैं।

प्रत्येक पोर्ट को एक कॉमन एड्रेस बस के माध्यम से एक्सेस किया जाता है। पढ़ने और लिखने के पते इनपुट (K) घड़ी के वैकल्पिक बढ़ते किनारों पर लगे होते हैं। QDR II+ पठन और लेखन पोर्ट तक पहुँच पूरी तरह से एक दूसरे से स्वतंत्र हैं। डेटा थ्रूपुट को अधिकतम करने के लिए, पढ़ने और लिखने दोनों पोर्ट डीडीआर इंटरफेस से लैस हैं।

प्रत्येक पता स्थान चार 36-बिट शब्दों (CY7C1565KV18) से जुड़ा होता है जो क्रमिक रूप से डिवाइस में या बाहर फट जाता है। चूंकि दोनों इनपुट घड़ियों (के और के) के प्रत्येक बढ़ते किनारे पर डेटा को डिवाइस में और बाहर स्थानांतरित किया जाता है, इसलिए बस 'टर्नअराउंड्स' को समाप्त करके सिस्टम डिज़ाइन को सरल बनाते हुए मेमोरी बैंडविड्थ को अधिकतम किया जाता है।

उत्पाद की विशेषताएँ